职位描述

一、招聘职位

1. ASIC Digital Design Engineer

(1) 人数：2

(2) 职责：根据设计规范设计数字电路，用Verilog/VHDL 语言对电路进行描述和仿真验证，并进行逻辑综合等

(3) 要求：

a. 擅长数字电路设计

b. 熟练掌握一门硬件描述语言，Verilog, SystemVerilog, VHDL皆可

c. 熟悉逻辑综合，理解时序收敛的基本原理

d. 熟悉常用系统总线或外设接口协议，如AMBA/AXI, SPI, UART, I2C者优先

e. 熟悉Bluetooth, ZigBee, WIFI等通信协议者优先

f. 擅长算法设计者优先

g. 熟悉形式验证方法以及跨时钟域规则检查者优先

h. 熟悉功耗分析方法以及低功耗设计方法者优先

i. 熟悉FPGA验证者优先

j. 熟悉高级语言电路综合方法者优先

2. ASIC Verification Engineer

(1) 人数：3

(2) 职责：使用Verilog/SystemVerilog/VHDL对数字电路进行仿真验证

(3) 要求：

a. 擅长数字电路仿真验证

b. 熟悉常用系统总线或外设接口协议，如AMBA/AXI, SPI, UART, I2C等

c. 熟悉Bluetooth, ZigBee, WIFI等通信协议验证者优先

d. 熟悉C-Verilog或Python-Verilog接口方法者优先

e. 擅长C/C /Python编程者优先

f. 熟练掌握UVM验证方法者优先

g. 熟悉FPGA验证者优先

3. ASIC DFT Engineer

(1) 人数：1

(2) 职责：数字电路Design for Test (DFT)设计

(3) 要求：

a. 熟练掌握DFT基本理论

b. 能够用常用DFT工具（例如Mentor DFT advisor/TestKompress/Fastscan）进行DC/AC扫描链插入，测试向量生成等。熟悉测试向量压缩者优先

c. 能够对不符合DFT规则要求的电路提出改进要求，以提高测试覆盖率

d. 能够对仿真或实际测试过程中遇到的失效问题进行分析

e. 熟悉Memory BIST算法，能够用MBIST对片上RAM/ROM进行测试

f. 熟悉Logic BIST算法者优先

4. ASIC Analog Design Engineer

(1) 人数：2

(2) 职责：CMOS模拟/射频集成电路设计

(3) 要求：

a. 擅长CMOS模拟/射频电路设计

b. 熟悉常用模拟电路，如AD/DA, VCO, LNA, Mixer, LDO等的工作原理，并对其中一两个有深入研究

c. 能够使用Spectre/HSPICE/ADE对模拟/射频电路进行仿真

d. 能够使用Custom IC设计工具（例如Cadence Virtuoso）进行版图设计，并提取电路网表进行带寄生参数的仿真

e. 有2.4GHz或sub-GHz频段蓝牙/ZigBee射频前端设计经验者优先

f. 能熟练运用C/Matlab进行系统建模 者优先

5. ASIC Physical Design Engineer

(1) 人数：2

(2) 职责：ASIC/SOC 后端逻辑综合，布局布线设计等

(3) 要求：

a. 熟悉90/55/40纳米CMOS工艺ASIC/SOC后端设计流程，熟练掌握逻辑综合，布局布线，DRC/LVS，静态时序分析，功耗分析中的一到两项

b. 有成功流片经验者优先

c. 熟悉基于CPF/UPF的低功耗设计流程者优先

二、福利待遇

1. 薪资水平（年薪）：本科8-10万，硕士15-25万，博士20-30万

2. 五险一金：苏州新区企业单位最高配置，公积金公司 个人22%

3. 8小时灵活工作制

4. 每年5到15天附加带薪休假（按员工实际工龄递增）

5. 每年一次员工健康检查

6. 优秀员工有机会到欧洲培训或工作（移民）